您好, 登錄| 注冊  
論壇導航
您好, 登錄| 注冊|
子站:
產品/技術
應用分類

MathWorks在 FPGA 和ASIC上實現自動化視覺系統設計

2020-02-27 12:06 來源:美通社 編輯:電源網

MathWorks今天宣布,隨著 2019b 發行版的 MATLAB 和 Simulink 產品系列最近上市,Vision HDL Toolbox提供對在 FPGA 上處理高幀率 (HFR) 和高分辨率視頻的原生多像素流處理支持。視頻、圖像處理和 FPGA 設計工程師在處理 240fps 或更高分辨率的 4k 或 8k 視頻時可以加快權衡表現和實現的探索和仿真速度。

為幫助實時處理工業檢測、醫學成像以及情報、監控、和偵察 (ISR) 等應用中的高分辨率和 HFR 視頻而設計 FPGA 的工程師面臨挑戰,力爭達到吞吐量、資源利用率和功耗等目標。Vision HDL Toolbox 提供可以并行處理 4 或 8 像素的模塊,底層硬件實現自動進行更新,以通過指定的并行性支持仿真和代碼生成。這種能力可幫助硬件工程師與圖像和視頻處理工程師合作,在較高的抽象級別上探索和仿真視覺處理硬件表現。向此設計工作流程中添加 HDL Coder,工程師可以直接從他們已驗證的高層次模型生成可合成、獨立于目標的優化 VHDL 或 Verilog 代碼。

“在 FPGA、ASIC 和 SoC 設備上實現視覺處理算法需要在吞吐量和資源利用率之間巧妙地權衡,4k、8k 和高幀率視頻成倍地擴大這一挑戰。”MathWorks 的首席產品營銷經理 Jack Erickson 說,“探索解決方案空間和在較高的抽象級別上仿真,可幫助工程師在致力于寄存器傳送級 (RTL) 之前更快速地在架構上收斂。Vision HDL Toolbox 及其原生的每時鐘多像素 (multi-pixel-per-clock) 處理自動實現所有細節,使工程師能夠專心開發滿足其要求的硬件算法。”

Vision HDL Toolbox 為在 FPGA、ASIC 和 SoC 設備上進行視覺系統設計和實現提供了像素流處理算法。它提供一個設計架構,可支持各類接口類型、幀尺寸和幀率。該工具箱中的視頻和圖像處理算法對硬件實現進行建模,包括延遲、控制信號和行緩沖區。

該工具箱算法旨在生成 VHDL 和 Verilog(使用 HDL Coder)的可讀取、可合成的代碼。生成的 HDL 代碼是經過 FPGA 驗證的,適用于高達 8k 分辨率的幀尺寸和 HFR 視頻。

Vision HDL Toolbox R2019b 現已在全球上市。

標簽: MathWorks FPGA ASIC

聲明:本網站原創內容,如需轉載,請注明出處;本網站轉載的內容(文章、圖片、視頻)等資料版權歸原網站所有。如我們采用了您不宜公開的文章或圖片,未能及時和您確認,避免給雙方造成不必要的經濟損失,請電郵聯系我們,以便迅速采取適當處理措施;歡迎投稿,郵箱:[email protected]

微信關注
技術專題 更多>>
萬物互聯 與不可能說再見
與世界無線連接5G商用年

頭條推薦

2019慕尼黑上海電子展
客服熱線
服務時間:周一至周五9:00-18:00
微信關注
免費技術研討會
獲取一手干貨分享

互聯網違法不良信息舉報

Reporting Internet Illegal and Bad Information
400-003-2006
重庆时时彩出欢乐生肖
直播爵士vs火箭 东京热不用APP 边度有黄色片下载 股票配资推荐公正卓信宝配资 欢乐二人雀神麻将外挂 体球网即时比分 贵州省11选5开奖 天津十一选五 福彩31选七开奖结果 日本av女星排行 青海快三 山东群英会 11选5江苏一定牛 江苏快三 3d今天开奖号码 日本一本道百度视频